Libero SoC设计套件凭借其全面、易于学习、易于采用的开发工具,为我们的FPGA设备系列设计提供了高生产力。Libero SoC设计套件为您提供了一个集成的硬件工具套件,包括RTL入门级编程、丰富的IP库、完整的参考设计和开发套件。受益于:
- 一流的功率、性能和面积优化
- 简单的基于块的系统设计
- 快速RTL调试和集成逻辑分析仪
- 丰富的IP和集成块库
- 集成结构、行为和反向注释设计模拟
- 安全生产编程解决方案(SPPS),防止过度构建和克隆
2022.3版本新增内容
新设备支持
- PolarFire SoC
- MPFS095T/TS/TL/TLS EXT/IND STD/-1 1.0V/1.05V的生产时序和电源。
- MPFS160T/TS/TL/TLS EXT/IND STD/-1 1.0V/1.05V的生产时序和电源
- MPFS250TS MIL STD 1.0V/1.05V的生产时间
客户通知
- PolarFire、RT PolarFire和PolarFireSoC FPGA
- 包含TAMPER核心PORDIGEST的设计需要重新生成Bitstream、FlashPro Express作业和作业管理器数据
- PolarFire FPGA
- MPF050T/TS/TL/TLS:更新静态功率
- PolarFire SoC
- 提高静态功率
- SmartFusion 2和IGLOO 2 FPGA
- 更新的LSRAM馈通:写入时钟输出延迟
软件功能和增强功能
- 定时报告浏览器图形统计:“洞察”菜单中的新逻辑级别分布选项
- SmartPower运行时和基于概率表的内存改进
- SmartDebug:在HSM编程的设备上通过一次性密钥(OTP)协议解锁调试功能
PolarFire、RT PolarFire和PolarFireSoC FPGA
- 设计初始化和数据报告:新的已用模块表,包括Corner、ICB、TAMPER、UJTAG、SPI、SYS_SERVICES和INIT_MONITOR
- PF_PCIE:新INTx中断选择
- TAMPER核心:新时钟频率监视器
- PF_TPSRAM:ECC流水线寄存器的TMR
- PF_CCC:外部反馈和后分频器模式下的寄存器TMR
- 智能调试
- 新TVS监视器
- FPGA硬件断点增强:通过auto_instantiate_fhb NDC命令进行的任何CLKINT选择、自动定时约束和新的报告以及对加密组件的支持
PolarFire SoC FPGA
- SmartDesign:新的MSS中断映射报告
- 新的PFSOC_TAMPER核心,包括eNVM POR摘要检查
- 为生产配置安全锁:Bitstream中新的单向密码(OWP)协议,用于临时撤销锁
- 用于SGMII、DDRIO和MSSIO的IBIS
RTG4, SmartFusion 2和IGLOO 2 FPGA
- FDDR、MSS-DDR、HPMS-DDR:重置释放和CKE断言之间时间的新选项
- RTG4 FDDR DDR3:差分I/O的后注释模拟
- M2S/M2GL010T、M2S/M2GL 025T收发器模拟:寄存器建模重置
官方网站: https://www.microchip.com/
软件语言: English
文件大小: 6.7 GB
运行环境: Windows 7/8.x/10.x/Linux 64Bit
评论前必须登录!
注册