Synopsys Design Compiler 2022.03 SP2 Linux

Design Compiler RTL 综合解决方案使用户能够通过同时优化时序、面积、功耗和测试来应对当今的设计挑战。 Design Compiler 包括创新的拓扑技术，可实现可预测的流程，从而缩短获得结果的时间。 拓扑技术提供时序和面积预测，误差在布局后看到的结果的 10% 以内，使设计人员能够减少综合和物理实现之间代价高昂的迭代。 Design Compiler 还包括一个可扩展的基础架构，可在四核平台上提供 2 倍更快的运行时间。

Design Compiler 是 Synopsys 综合 RTL 综合解决方案的核心，包括 Power Compiler、DesignWare、PrimeTime 和 DFTMAX。 Design Compiler NXT 也可用，包括一流的结果质量、拥塞预测和缓解功能、物理查看器和平面图探索。 此外，Design Compiler NXT 还为 IC Compiler、布局布线解决方案提供物理指导，以实现与布局更紧密的关联和更快的布局运行时间。

好处

• 同时优化时序、面积、功耗和测试
• 结果与实际实施的相关性在 10% 以内
• 通过创建快速关键路径消除时序瓶颈
• 在保持时序结果质量 (QoR) 的同时，针对新设计或旧设计中的较小区域进行门到门优化
• 在 RTL、原理图和时序报告之间进行交叉探测以实现快速调试
• 为用户提供更大的灵活性来控制特定设计领域的优化
• 通过集成的静态时序分析、测试综合和功率综合实现更高的效率
• 支持多电压和多电源
• 在四核计算服务器上运行速度提高 2 倍

官方网站: https://www.synopsys.com/silicon/tcad.html
软件语言: English
文件大小: 3.24 GB
运行环境: CentOS 7.3+/RHEL 7.3-8.x/SLES 12SP4+-15.x

资源下载

此资源不提供直接下载，如有需求请咨询我们

EMAIL：poqsoft@163.com