Siemens Mentor Catapult High-Level Synthesis 2022.2 Linux64

Catapult 高级综合平台使设计人员能够使用行业标准的 ANSI C++ 和 SystemC 来描述功能意图并提升到更高效的抽象级别。Catapult 综合系列产品包括 C 属性检查器、低功耗选项和库生成器（磅）。
• Catapult HLS 的目标是从定时SystemC 或非定时C++ 代码设计子系统。Catapult HLS 通过多层次层次支持和通道综合实现子系统设计。
• Catapult Ultra 通过将 RTL 低功耗优化功能直接集成到 Catapult 设计流程中，扩展了在 Catapult HLS 中创建的设计的低功耗性能。
• Catapult Physical 扩展了 Catapult Ultra 的功能，支持多电压阈值库。
Catapult® 高级综合工具使设计人员能够使用行业标准 ANSI C++ 和 SystemC 来描述功能意图，并提升到更高效的抽象级别。从这些高级描述中，Catapult 生成生产质量 RTL。通过这种方法，由控制块和算法单元组成的完整层次系统可以自动实现，消除手动流程引入的典型编码错误和错误。通过加快 RTL 时间并自动生成无错误的 RTL，Catapult 显着减少了验证 RTL 的时间。
Catapult 用于建模、综合和验证复杂 ASIC 和 FPGA 的统一流程使硬件设计人员能够充分探索微架构和接口选项。高级电源优化自动显着降低动态功耗。高度交互的 Catapult 工作流程提供了对综合过程的全面可见性和控制，使设计人员能够快速收敛于性能、面积和功耗方面的最佳实施方案。
从这些高级描述中，Catapult 生成生产质量的 RTL。通过加快 RTL 时间并自动生成无错误的 RTL，Catapult 显着缩短了验证 RTL 的时间。 Catapult 平台将综合与形式化 C 属性检查的功能结合起来，以便在 C/C++/SystemC 级别及早发现错误，并在综合前全面验证源代码。
Catapult 的高级电源优化可自动显着降低动态功耗。高度交互的 Catapult 工作流程提供了对综合过程的全面可见性和控制，使设计人员能够快速收敛于功耗、性能和面积的最佳实施。
以下部分介绍了当前 2022 版本中添加的增强功能。
• 新的编译指示支持
• 支持条件编译指示
• 删除了示例技术库
• VSCode 的新流程
• 新工具包示例
• 支持 Xilinx Versal 和 Achronix Speedster7 库
• C++ 14 支持（测试版）
• AC DataTypes 和 PowerPro 的更新版本
• 用于空闲信号和内存依赖性验证的 CFormal 应用程序（测试版）
• SLEC 流程重命名为 C Formal SLEC
• 更新设计分析器

官方网站: https://eda.sw.siemens.com/
软件语言: English
文件大小: 2.62 GB
运行环境: RHEL 7.x-8.x

资源下载

此资源不提供直接下载，如有需求请咨询我们

EMAIL：poqsoft@163.com